PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-049864

(43)Date of publication of application: 18.02.1997

(51)Int.CI.

G01R 31/28 G01R 31/3183 H01L 21/66

(21)Application number: 07-203334

(71)Applicant: NEC CORP

(22)Date of filing:

09.08.1995


(72)Inventor: NAKAIZUMI KAZUO

(54) INTEGRATED CIRCUIT TESTER

(57)Abstract:

PROBLEM TO BE SOLVED: To provide an integrated circuit tester measuring the integrated circuit on a chip or wafer with high accuracy by reduced hardware constitution.

SOLUTION: A part or the whole of the function of an LSI tester 1 is provided on a semiconductor chip or wafer 12 and electrically brought into the contact with an integrated circuit 14 to be measured through a contact material 13. As the function of the LSI tester 1, a pattern generator 2, an input means 3 of the judge result of 16 I/O chips, a control means 4 setting or controlling an outside pattern generator other than memory tester 1 and a cooperation means operating the silicon tester wafer 12 in cooperation with the memory tester 1 are provided. By this constitution, it is unnecessary to draw out a signal necessary for a test from the LSI tester and hardware is simplified and the cost of the tester can be reduced to a large extent.



LEGAL STATUS

[Date of request for examination]

09.08.1995

[Date of sending the examiner's decision of rejection]

14.04.1998

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japanese Patent Office

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平9-49864

(43) 公開日 平成9年(1997) 2月18日

			 		(43)公用日	平成9年(1997)4月18日
(51) Int. Cl. 6	識別記号	庁内整理番号	FΙ			技術表示箇所
G 0 1 R	31/28		G 0 1 R	31/28	Н	
	31/3183		H 0 1 L	21/66	В	
H 0 1 L	21/66		G 0 1 R	31/28	Q)
	審査請求有	請求項の数 5	OL		(全	: 6 頁)
(21)出願番号	特願平7-203334		(71)出願人	00000	4237	
				日本電	重気株式会社	
(22)出願日	平成7年(1995)8月9日			東京都	邓港区芝五丁目	7番 号
			(72)発明者	中泉	一雄	
				東京都	邓港区芝五丁目	7番 号 日本電気株式
				会社内		
			(74)代理人	弁理士	上 京本 直樹	(外2名)


(54) 【発明の名称】集積回路試験装置

(57)【要約】

【目的】チップまたはウェハ上の集積回路を少ないハードウェア構成で高精度に測定する集積回路試験装置を提供する。

【構成】LSIテスタ(1)の機能の一部または全部を半導体チップまたはウェハ(12)上に設け、これを接触材(13)を介して被測定集積回路(14)に電気的に接触させる。LSIテスタ(1)の機能としては、パターン・ジェネレータ(2)と、16I/O数を有する16個のチップ分の判定結果の入力手段(3)と、メモリ・テスタ1以外の外付けパターン・ジェネレータをセットまたは制御する制御手段(4)と、シリコン・テスタ・ウェハ12をメモリ・テスタ1に連動して動作させる連動手段(5)とを備える。

【効果】試験のために必要な信号をLSIテスタから引き出す必要がなく、ハードウェアが簡略化されて装置価格を大幅に引き下げることができる。



【特許請求の範囲】

【請求項1】 基板上に形成された被測定集積回路にそ の回路が動作するめに必要な電源および信号を入力して その出力を測定する試験手段を備えた集積回路装置にお いて、

前記被測定集積回路に接触材を介して電気的に接触可能 な半導体チップまたはウェハを備え、

前記試験手段のうち前記半導体チップまたはウェハに形 成された第1の試験手段を活性化させ動作させる第2の 試験手段を有することを特徴とする集積回路試験装置。

【請求項2】 前記第2の試験手段は、倍速数指定機能 とパターン名指定機能とライン名指定機能とを備えるパ ターン・ジェネレータ、所定のI/O数を有する複数個 のチップ分の判定結果の入力手段、前記パターン・ジェ ネレータとは異なる前記第2の試験手段以外の外付けパ ターン・ジェネレータをセットまたは制御する制御手段 および前記第2の試験手段を前記第1の試験手段に連動 して動作させる連動手段のそれぞれを有することを特徴 とする請求項1記載の集積回路試験装置。

【請求項3】 前記被測定集積回路は1枚のウェハに複 20 数のチップを含み、前記半導体チップまたはウェハに は、被測定集積回路の1個のチップに対する1ビット分 のデータからmチップ(mは正の整数)のそれぞれに対 して n ビット (n は正の整数) のデータを生成する手段 が設けられた請求項1または2記載の集積回路試験装

前記半導体チップまたはウェハには、1 【請求項4】 枚のウェハに形成された被測定集積回路をa個のブロッ ク(aは正の整数)に分割し、そのひとつのブロックを 選択して測定する手段が設けられた請求項1または2記 載の集積回路試験装置。

【請求項5】 前記被測定集積回路は1枚のウェハに複 数のチップを含み、前記半導体チップまたはウェハに は、被測定集積回路のひとつのチップを選択して測定す る手段が設けられた請求項1または2記載の集積回路試 験装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は集積回路試験装置に関 し、特に、チップまたはウェハの状態で集積回路の動作 40 を評価するための集積回路試験装置に関する。

[0002]

【従来の技術】半導体チップやウェハ上の集積回路を評 価するため、従来の集積回路試験装置は、必要とされる チップ数および入出力数分の電源、クロック信号、アド レス信号および入力データを被測定チップまたはウェハ に供給し、そのチップまたはウェハの出力を判定回路に より判定するLSIテスタが知られている。

【0003】このLSIテスタに関する公知技術は、例

6947号公報および特開平2-239641号公報の それぞれに開示されている。また、このような測定のた めに、被測定チップまたはウェハに試験用の回路を設け たものも公知である。

【0004】以下に、このLSIテスタの一例として記 憶素子を測定するメモリ・テスタを例に説明する。

【0005】図5は従来のメモリ・テスタによる被測定 ウェハの測定例を示す。従来のメモリ・テスタは100 MHzで動作するメモリ・テスタ本体51とメモリ・テ スタ測定ステーション52とを備え、メモリ・テスタ測 定ステーション52にはドライバ・コンパレータ62と 信号ケーブル57が設けられる。被測定ウェハ55はウ ェハプローバ53上の真空チャク台56に載せられプロ ーブ・カード54を介して測定される。

【0006】図6はメモリ・テスタの測定系のプロック 構成を示す。メモリ・テスタ本体51は内には中央処理 装置61を備え、メモリ・テスタ測定ステーション52 内にはドライバ・コンパレータ62を備える。被測定メ モリ63は信号線64、65および66を介してドライ バ・コンパレータ62に接続される。ドライバ・コンパ レータ62は、反転RAS信号および反転CAS信号と して高精度かつ高速のクロックを信号線64、65を介 して被測定メモリ63に供給し、信号線66を介して試 験データを供給する。ドライバ・コンパレータ62はま た、被測定メモリ63から信号線66に出力されたデー 夕を高精度に判定する。

[0007]

30

【発明が解決しようとする課題】しかし、従来のLSI テスタでは、被測定集積回路のチップ数および入出力数 に応じてクロック信号、アドレス信号、データその他を 高精度かつ高速に供給および測定する必要があるため、 装置が複雑になり、その制御が困難になるという課題が あった。例えば、入出力が8ビットの16M-DRAM を100MH2で16個並列測定することのできるメモ リ・テスタの制御は技術的に高度になり、高精度の部品 を使用しなければならず、その価格は非常に高額になっ てしまう問題もあった。

【0008】本発明は、このような課題を解決し、チッ プまたはウェハ上の集積回路を少ないハードウェア構成 で高精度に測定することのできる集積回路試験装置を提 供することを目的とする。

[0009]

【課題を解決するための手段】本発明の集積回路試験装 置は、基板(チップまたはウェハ)上に形成された被測 定集積回路にその回路が動作するために必要な電源およ び信号を入力してその出力を測定する試験手段を備えた 集積回路試験装置において、被測定集積回路に接触材を 介して電気的に接触可能な半導体チップまたはウェハを 備え、前記試験手段のうち前記半導体チップまたはウェ えば、特開昭62-243335号公報、特開平2-5 50 ハに形成された第1の試験手段を活性化させ動作させる

3

第2の試験手段を有する構成である。

【0010】また、本発明の集積回路試験装置の前記第2の試験手段は、倍速数指定機能とパターン名指定機能とライン名指定機能とを備えるパターン・ジェネレータ、所定のI/O数を有する複数個のチップ分の判定結果の入力手段、前記パターン・ジェネレータとは異なる前記第2の試験手段以外の外付けパターン・ジェネレータをセットまたは制御する制御手段および前記第2の試験手段を前記第1の試験手段に連動して動作させる連動手段のそれぞれを有する構成とすることもできる。 以下の説明では、半導体としてシリコンを用いた技術を想定し、試験手段の少なくとも一部が形成された半導体チップまたはウェハを「シリコン・テスタ」という。

【0011】このシリコン・テスタには、被測定集積回路の1個のチップに対する1ビット分のデータからmチップ (mは正の整数)のそれぞれに対してnビット (nは正の整数)のデータを生成する手段、1枚のウェハに形成された被測定集積回路をa個のブロック (aは正の整数)に分割し、そのひとつのブロックを選択して測定する手段、被測定集積回路のひとつのチップを選択して20測定する手段などを設けることができる。

[0012]

【作用】LSIテスタの機能の一部または全部を半導体チップまたはウェハ上に設けてシリコン・テスタとし、これを接触材を介して被測定集積回路に電気的に接触させる。これにより、試験のために必要な信号をすべてLSIテスタから信号線を介して引き出す必要がなくなる。特に、多チップ並列で多入出力用の高精度かつ高速のドライバとコンパレータの機能をシリコン・テスタに内蔵することで、LSIテスタのハードウェアを簡略化のきる。シリコン・テスタと被測定集積回路との間を互いに接触させるので、信号線を引き回す必要はなく、シリコン・テスタに高価なドライバは不要である。

[0013]

【実施例】図1は本発明の第一の実施例の集積回路試験装置を示す図であり、ウェハ・レベルでの実施例を示す。この場合には、被測定ウェハ14にその回路が動作するために必要な電源および信号を入力してその出力を測定するため、25MHzで動作するメモリ・テスタ1と、11/0のみのドライバー6と、信号線ケーブル7と、シリコン・テスタ・ウェハ12とを備える。

【0014】さらに、メモリ・テスタ1は、パターン・ジェネレータ2と、16I/O数を有する16個のチップ分の判定結果の入力手段3と、パターン・ジェネレータ2とは異なるメモリ・テスタ1以外の外付けパターン・ジェネレータ(図示してない)をセットまたは制御する制御手段4と、シリコン・テスタ・ウェハ12をメモリ・テスタ1に連動して動作させる連動手段5とを備える。

【0015】シリコン・テスタ・ウェハ12および被測 50 ないp倍速動作の第2サイクル以降のテスト・パターン

4

定ウェハ14はそれぞれ別々の測定治具11に取り付けられ、接触材としての圧電性導電ゴム13を介して互いに電気的に接続される。シリコン・テスタ・ウェハ24には試験のための一部または全部の機能が設けられる。

【0016】図2は本発明の第二の実施例の集積回路試験装置を示す図である。

【0017】この実施例の集積回路試験装置は、パターン・ジェネレータ2が、倍速数指定機能15と、パターン名指定機能16と、ライン名指定機能17とを有する構成以外は第一の実施例と同一の構成である。

【0018】すなわち、この実施例の集積回路試験装置は、被測定ウェハ14にその回路が動作するために必要な電源および信号を入力してその出力を測定するため、25MHzで動作するメモリ・テスタ1と、1I/Oのみのドライバー6と、信号線ケーブル7と、シリコン・テスタ・ウェハ12とを備える。

【0019】さらに、メモリ・テスタ1は、16I/O数を有する16個のチップ分の判定結果の入力手段3と、パターン・ジェネレータ2とは異なるメモリ・テスタ1以外の外付けパターン・ジェネレータ(図示してない)をセットまたは制御する制御手段4と、シリコン・テスタ・ウェハ12をメモリ・テスタ1に連動して動作させる連動手段5とを備える。

【0020】図3はシリコン・テスタの構成例を示す。ここでは、1入力のみのデータが供給され、被測定メモリの個数分の判定結果を出力する例を示す。このシリコン・テスタには、多チップ/ビット化制御回路31、ブロックン選択デコーダ32、チップ選択デコーダ33、p倍速制御回路34、P倍速アルゴリズム回路35、自己過電流保護回路36、位置合わせ用回路37、チップ内テスト回路38、フェイルメモリ回路39、電流制御回路40、コンパレータ回路41、オンチップコンデンサ42およびパッド43を備える。

【0021】多チップ/ビット化制御回路31は、メモ リ・テスタから供給される1チップの1ピット(または 1入出力)分のデータから、デコーダ回路および入出力 とアドレス用の排他的論理和回路を用いて、mチップ (mは正の整数)、nビット(nは正の整数)のデータ を生成する。ブロック選択デコーダ32は、そのシリコ ン・テスタがウェハ・レベルで測定するとき、その被測 定ウェハをa個のプロック(aは正の整数)に分割し、 測定対象としてそのひとつのブロックを選択する。チッ プ選択デコーダ33は、ウェハ・レベルで測定すると き、被測定ウェハの任意のチップを選択する。p倍速制 御回路34は、メモリ・テスタから供給されるクロック 周波数を位相同期ループを用いてp倍(pは2以上の整 数)にする。p倍速アルゴリズム回路35は、p倍速制 御回路34が動作するとき、アップ/ダウン・カウンタ とラッチ回路とにより、メモリ・テスタからは供給され

6 を発生する。自己過電流保護回路36は、定格を超える チップ/ビット化制御回路のラッチ回路の排他的論理和 回路とにより16チップ分の8入力データを生成し、ブ ロック選択デコーダにより96チップを6プロックに分 割してその1プロックの16チップを選択して各信号を 供給する。 【0026】まず被測定ウェハ14が良品の16M-D RAMチップの場合を例に説明する。この場合、シリコ ン・テスタ・チップ12から試験のための信号が圧電性 導電ゴム13を介して被測定ウェハ14に供給される。 被測定チップの出力は圧電性導電ゴム13を介してシリ コン・テスタ・チップ12に伝達され、コンパレータ回 路により良品判定され、信号線ケーブル7を介してメモ リ・テスタ1に伝達される。

過電流が流れるチップに対し、リセット機能を有するフ リップフロップを用いて、電流供給を停止する。位置合 わせ用回路37は、シリコン・テスタのパッドと被測定 チップのパッドとの位置合わせを行うことができるよう に、被測定チップの任意のパッドに対して配置されたり 個 (bは正の整数) パッドに、信号切替回路を介してメ モリ・テスタからの直流信号を供給する。チップ内テス ト回路38は、被測定チップの一部の機能に相当するダ ミー・チップ回路を内蔵し、そのダミー・チップ回路を 10 測定することで、そのメモリ・テスタの動作を自己診断 する。フェイルメモリ回路39は、被測定チップの測定 結果が不良の場合に、その不良内容をフリップ・フロッ プ回路により保持する。電流制御回路40は、ウェハ・ レベルで被測定ウェハを多チップ並列測定する場合に、 メモリ・テスタからのクロック周波数を分周回路により 1/c (cは2以上の整数) に分周して低速化するか、 またはその被測定ウェハを任意のプロックに分割して順 次そのブロックを選択することにより、電流を制御す る。コンパレータ回路41は、被測定チップの測定結果 20 を判定する。オンチップコンデンサ42は被測定チップ

【0027】被測定ウェハ14がマーキング不良の16 M-DRAMチップである場合にも同様に、シリコン・ テスタ・チップ12から試験のための信号が圧電性導電 ゴム13を介して被測定ウェハ14に供給され、被測定 チップの出力が圧電性導電ゴム13を介してシリコン・ テスタ・チップ12に伝達される。このとき、シリコン ・テスタ・チップ12内のコンパレータ回路では、例え ば期待値が「H」レベルであるところに「L」レベルの 出力が到来するので、その被測定チップが不良品である と判定し、不良信号が信号線7を介してメモリ・テスタ 1に伝達される。また、その不良結果がフェイル・メモ リ回路にも保持される。

【0022】以上の各回路はすべてシリコン・テスタ上 に備えられる必要はなく、例えばチップ単位で測定する 場合にはそのいくつかの回路は省略可能である。

との間のバイパスコンデンサとして動作する。

【0028】被測定ウェハ14にスタンバイ時に過電流 が流れる不良がある場合には、そのチップをセットして 電源を印加した時点で、自己過電流保護回路が動作す る。これにより被測定チップへの電流供給が停止し、ス 30 タンバイ電流不良品であることがメモリ・テスタに伝達 される。

【0023】図4は図3に示したシリコン・テスタの動 作を説明するタイミング図である。メモリ・テスタから の40 ns (時刻 t 1~ t 5) の測定周期のうち時刻 t 1~ t 2の10 n s の間に各信号がセットされると、 p 倍速制御回路34およびp倍速アルゴリズム回路35 は、位相同期ループ、アップ/ダウン・カウンタおよび ラッチ回路により、時刻 t 1~ t 2の各波形をコピー し、時刻t2~t3、時刻t3~t4、時刻t4~t5 でコピー波形を生成して出力する。時刻 t 1~ t 2 はマ ーキングのインクリメントのリード「H」の部分であ り、時刻 t 2~ t 3 の ライト「L」、時刻 t 3~ t 4 の アドレス [A+1] 番地のリード「H」、および時刻 t 4~t5のライト「L」の各信号の「L」レベルと 「H」レベルとの間の変更およびアドレスの変更はp倍 速アルゴリズム回路35により行われ、各信号の「H」

【0029】図3および図4に示したシリコン・テスタ はウェハ・レベルでの測定を目的としたものであるが、 チップ単位の測定用に修正することも可能である。

レベルから「L」レベルまたは「L」レベルから「H」 レベルへの遷移点の時刻の設定はp倍速制御回路34に より行われる。

【0030】以上の説明では被測定集積回路がDRAM チップまたはDRAMチップが形成されたウェハの場合 について説明したが、それ以外の集積回路の測定にも本 発明を同様に実施できる。

【0024】次に、第一の実施例の動作について説明す る。この場合には、測定するチップ数が1個ではなく、 被測定ウェハ14の全チップのうちの一部、例えば96 チップ中の16チップとなる。

[0031]

【0025】この場合、メモリ・テスタ1からシリコン ・テスタ・ウェハ14には、1チップの1入力分の信号 が供給される。シリコン・テスタ・ウェハ14では、多 50

【発明の効果】以上説明したように、本発明の集積回路 試験装置は、LSIテスタの機能の少なくとも一部を、 被測定集積回路に接触材を介して電気的に接触可能な半 導体チップまたはウェハからなるシリコン・テスタに設 ける。特に、LSIテスタの多チップ並列かつ多入出力 用の高精度かつ高速のドライバおよびコンパレータの機 能をシリコン・テスタに設けることで、その構成を大幅 に簡略化できる。

【0032】例えば、8入出力の16M-DRAMを1 00MHzで16個並列測定が可能な従来のメモリ・テ スタは、ドライバ・ボードのみで138枚を必要とす

7

る。これに対して本発明では、ドライバおよびコンパレータの機能をシリコン・テスタで行うことで、LSIテスタ本体には1個の1入出力ハードウェアを備えればよく、しかも25MHz動作で十分である。この場合、必要のドライバ・ボードは22枚と従来の1/6以下となり、基本クロックも低速となることから、機能を簡略化したメモリ・テスタを用いて従来と同等の測定が可能となる。一方、シリコン・テスタについては、16M-DRAMなみのプロセスで製造可能であり、8入出力の16M-DRAMを100MHzで16個並列測定するよりに製造する場合でも、その価格は1セット当たり1500万円以下になる。したがって、装置全体の価格はメモリ・テスタとシリコン・テスタとで6500万円となり、従来の1/3以下と大幅に価格を引き下げることができる。

【図面の簡単な説明】

【図1】本発明の第一の実施例の集積回路試験装置の構成を示す図。

【図2】本発明の第二の実施例の集積回路試験装置の構成を示す図。

【図3】シリコン・テスタの構成例を示す図。

【図4】シリコン・テスタの動作を説明するタイミング 図

【図5】従来のメモリ・テスタによる測定例を示す図。

【図6】メモリ・テスタの測定系のブロック構成を示す図。

【符号の説明】

- 1,51 メモリ・テスタ
- 2 パターン・ジェネレータ
- 3 判定結果の入力手段
- 4 セットまたは制御する制御手段
- 5 シリコン・テスタ・ウェハ12をメモリ・テスタ


1に連動して動作させる連動手段


6.62 ドライバ・コンパレータ

7,57 信号線ケーブル


- 11 固定治具
- 12 シリコン・テスタ・ウェハ
- 13 圧電性導電ゴム
- 14 被測定ウェハ
- 15 倍速数指定機能
- 16 パターン名指定機能
- 17 ライン名指定機能
 - 31 多チップ/ビット化制御回路
 - 32 プロックン選択デコーダ
- 33 チップ選択デコーダ
- 34 p倍速制御回路
- 35 p倍速アルゴリズム回路
- 36 自己過電流保護回路
- 37 位置合わせ用回路
- 38 チップ内テスト回路
- 39 フェイルメモリ回路
- 20 40 電流制御回路
 - 41 コンパレータ回路
 - 42 オンチップコンデンサ
 - 43 パッド
 - 52 メモリ・テスタ測定ステーション
 - 53 ウェハプローバ
 - 54 プローブ・カード
 - 55 被測定ウェハ
 - 56 真空チャク台56
 - 61 中央処理装置
- 30 63 被測定メモリ
 - 64,65,66 信号線

【図1】





【図2】



【図5】

3

【図3】


p 倍速 制御回路 34

0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

p 倍速 アルゴリズム回路 35

43パット

タチップ/ピット化 チップ選択アコーダ 新御回路 33




t3

10ns

40ns

[図6]

40 電流製御回路



[図4]

-